PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02100179 A

(43) Date of publication of application: 12.04.90

(51) Int. CI

G06F 15/60

(21) Application number: 63252045

(22) Date of filing: 07.10.88

(71) Applicant:

NEC CORP

(72) Inventor:

ASANO HIROKO

(54) PRODUCTION SYSTEM FOR LOGIC CIRCUIT DIAGRAM


(57) Abstract:

PURPOSE: To perform the analysis of a logic circuit in a short time by producing a logic circuit diagram after changing the size of the circuit diagram via a function-based allocation wiring means so as to store each group set by a function element-based grouping means into a single circuit diagram.

CONSTITUTION: In an output circuit diagram analysis process 16, the size of the largest circuit diagram is found. In a combined circuit diagram setting process 17, several circuit diagram of small scales are combined into a single circuit diagram within the largest circuit diagram obtained in the process 16. In a circuit diagram reduction/output process 18, the circuit diagram undergone the process 17 is reduced and outputted by considering the size of the circuit diagram, the size of a form, etc. When the output circuit diagram is hard to see due to its reduction, a logic circuit is analyzed with a window operation performs on a screen. Thus a single circuit diagram suffices in terms of a certain circuit low when the logic circuit is analyzed based on its circuit diagram. Then the viewing performance is

extremely improved for the circuit diagram, and the logic circuit can be analyzed in a short time.

COPYRIGHT: (C)1990,JPO&Japio



⑲ 日本 ୀ 特 許 庁 (JP)

① 特許出顯公開

◎ 公開特許公報(A) 平2-100179

Olnt. Cl. 5

識別記号

庁内整理番号

❷公開 平成2年(1990)4月12日

G 06 F 15/60

360 K

8125-5B

審査請求 未請求 請求項の数 1 (全4頁)

図発明の名称 論理回路図発生方式

②特 顧 昭63-252045

②出 顧 昭63(1988)10月7日

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

创出 願 人 日本電気株式会社 東京

東京都港区芝 5 丁目33番 1 号

29代理人 弁理士 芦田 坦 外2名

明 粗 普

1. 発明の名称

論理回路图発生方式

2. 特許請求の範囲

以下余日

3. 発明の詳細な説明

[産業上の利用分野]

本発明は機能記述を持つ論理回路の回路図発生方式に関する。

[従来の技術]

従来の論理回路図発生方式は、機能記述記憶手段、論理接続情報記憶手段、機能要素別グループ化手段、回路図出力手段、および配置配線手段を育して構成されており、1枚の回路図の大きさが予め設定されており、1枚の回路図で収まらない場合、複数の回路図に分割して回路図を発生させていた。

[危明が解決しようとずる課題]

上述した従来の論理回路図発生方式では、1枚の回路図の大きさが予め指定されており、機能記述で示される1機能の回路図が複数の回路図に分割されてしまい、回路図によって論理回路の解析を行なう場合に、ある回路の流れについて複数の回路図を対象としなければならないという欠点がある。

本免明の目的は、機能別配置紀線手段において、機能受象別グループ化手段で設定されたグループ毎に1枚の回路図に収まるように、回路図のの大きさを可変として回路図を発生させることに分ののよって論理回路の解析を行なう場合に、ある回路の流れについて1枚の回路図を対象とすれば良いため、従来による論理回路図発生方式を提供することにある。

[課題を解決するための手段]

成を示すプロック図である。

第3図、第4図は、第2図の機能別配置配線手段4の動作を説明するための状態図である。 1 機能回路図情報 6 にシンボル 1 1 , 1 2 , 1 3 ,

14, 15の回路図情報が格納されている。

第3 図はシンボル相対位置解析 7 を行なった後の状態図である。シンボル 1 1 の右側にシンボル 1 2 が位置し、シンボル 1 2 の上側にシンボル

発生した回路圏を紙面等の大きさに合わせ縮小し、 出力する回路圏出力手段を有している。

[実施例]

次に本発明の実施例について図面を参照して設 明する。

第1図は本発明の一実施例による論理回路図発 生方式の構成を示すブロック図である。

機能記述記憶手段1はコータ等のいった ウェアの機能を記述した機能理接続で記憶手段2は論理接続情報を記憶が表別がる。 論理接続情報を記憶がある。機能で存在で は機能記憶手段2に存存をは が必要を機能である。 は機能である。 は機能である。 は機能である。 は機能である。 は機能である。 は他がある。 は他である。 を他である。 を他である。 のである。 のである。 のである。 のである。 は他である。 のである。 のである。 は他である。 のである。 のでる。 のである。 のである。 のである。 のである。 のである。 のである。 のである。 のである。 のである。 のでる。 のである。 のでる。 のである。 のである。 のである。 のである。 のでる。 のである。 のでる。 のでなる。 のでな。 のでる。 のでる。 のでなる。 のでな。 のでな。

第2回は第1回中の機能別配置配線手段4の構

13が位置し、、シンボル13の左側にシンボル 14が位置し、シンボル14の左側にシンボル 15が位置している。

第5 図は第1 図中の回路図出力手及5の構成を 示すプロック図である。

特開平2-100179 (3)

出力回路図解析 1 6 は最大回路図の大きさを求める。合併回路図設定 1 7 は出力回路図解析 1 6 で求めた最大回路図面内に小規模な回路図の幾つかを合併させ 1 回路図とする。回路図縮小出力 1 8 では合併回路図設定 1 7 の終わった回路図について回路図の大きさと出力する紙面等の大きでのである。出力する。出力する。出力する。出力する。とい場合、管面上でのウィンド級作によって論理回路の解析を行なう。

第6図、第7図及び第8図は第5図の回路図出 力手段5の動作を説明するための状態図である。

第6図はある回路図情報より、機能記述情報記憶手段1、論理接続情報記憶手段2、機能要素別グループ化手段3、および機能別配置配線手段4の結果を示す図であって、回路図19、20、21が発生したことを示している。回路図19は綴50機100大きさであり、回路図21は縦10横70の大きさである。

第7図は合併回路図設定17の結果を示す図で

ある。合併回路図数定17は出力回路図解析16により最大回路図の大きさは縦50横100であることを求め、回路図20,21を合併回路図数定により1つの回路図22に設定した状態を示す。

第8図は回路縮小出力18の結果を示す図である。出力する紙面の大きさが、繰40機80の場合、回路縮小出力18は回路図19,22の大きさを緩40機80に縮小し出力する。

[発明の効果]

以上説明したように本発明は、機能別配置配線手段において機能要素別グループ化手段で設定されたグループ毎に1枚の回路図を発生さららいで回路図の大きさを可変として回路図を発生さらる回路図により、回路図によって論理回路の解析を行なるのを対象とすれば良いため、従来に比べはるが回路を対象とすればしいの解析を行なえるのとが出来るという効果があるとが出来るという効果がある。


以下余白

4. 図面の簡単な説明


第1 図は本免明の一実施例による論理回路図免生方式の構成を示すプロック図、第2 図は第1 図中の機能別配置配線手段の構成を示すプロック図、第3 図および第4 図は第2 図の機能別配置配線手段の動作を説明するための状態図、第5 図は第1 図中の回路図出力手段の構成を示すプロック図、第6 図、第7 図及び第8 図は第5 図の回路図出力手段の動作を説明するための状態図である。

1 …機能記述記憶手改、2 … 論理接続情報記憶手段、3 …機能要素別グループ化手段、4 …機能別配置配線手段、5 … 回路図出力手段、6 … 1 機能論理接続情報、7 … シンボル相対位置解析、8 … シンボル領域設定テーブル、9 … シンボル位置設定、10 … 配線設定、11,12,13,14.15 … シンボル、16 … 出力回路図解析、17 … 合併回路図設定、18 … 回路図縮小出力、19,20,21,22,23 … 回路図。





第 2 図



代理人 (7783) 弁理士 池 田 嶽 保



特開平2-100179 (4)

